`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/06/21 16:45:18
// Design Name: 
// Module Name: param
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

`ifndef CPU_PARAM
`define CPU_PARAM

    // syntax: `define <macro name> <parameter>
    `define ADD     'b000
    `define SUB     'b001
    `define OR      'b010
    `define AND     'b011
    `define XOR     'b100
    `define LS      'b101
    `define RSL     'b110
    `define RSA     'b111
    
    `define ITYPE   'b000
    `define STYPE   'b001
    `define BTYPE   'b010
    `define UTYPE   'b011
    `define JTYPE   'b100
    `define SHIFT   'b101
    
    `define LT      'b00
    `define EQ      'b01
    `define GT      'b10
    
    `define B       'b000
    `define BU      'b001
    `define HW      'b010
    `define HWU     'b011
    `define W       'b100

`endif


module param(

    );
endmodule
